Der HiPEG+, MPEG-2 HDTV Decoder der zweiten Generation, vereint die Funktionen Transport Demuxer, Videodekodierer, Displayprozessor und 32bit RISC CPU auf einem einzigen ASIC in 352Pin BGA Bauform. Durch Verwendung der 0.25µm Gate-Array-Technologie von Fujitsu hat dieser Chip ein exzellentes Preis-Leistungs-Verhältnis bei geringer Verlustleistung. Mit seinen digitalen Schnittstellen für Transport, Audio und Video ist dieser ASIC für rein digitale Lösungen perfekt geeignet.

MikroM bietet das HiPEG+ Intellectual Property IP ASIC-Designern zur Integration in ihre eigene Technologie an. Die Kompetenz aus zwei ASIC-Generationen und die Verwendung des ASICs auf Karten und in Geräten garantieren den Kunden von MikroM Support auf allen Ebenen, vom System bis zu MPEG-Kernfunktionen.

Download